完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
亲爱的大家，
我们购买了评估套件AC701，因为我们对使用7系列FPGA和PCIe IF的可能性感兴趣。 我们的目标是在板上实现应用，并通过PCIe链路在主机PC上观察此应用的结果。这样我们将通过Artix 7的PCIe链路建立Ac701与主机Pc之间的通信。请使用 UG964中描述的套件提供的测试示例：我们使用Questasim跟踪模拟流程，因此我们成功编译了xilinx库并启动了“simulate_mti.bat”文件.Modelsim成功编译了项目目录文件，但在优化阶段之后，它 无法加载设计。 错误消息是：“加载设计时出错”。 你知道我们怎么能继续这个模拟吗？ Ug964（表2.6）说用户可以设置几个测试，只需用他想要的测试名称更改testname。 是不是有人知道“break_loop”测试是否可以作为例子用于通过PCIe链接与主机PC建立AC701的通信？ 还有其他例子吗？ 感谢所有提前 
0
|
|
相关推荐
4个回答
|
|
|
亲爱的大家，
我们购买了评估套件AC701，因为我们对使用7系列FPGA和PCIe IF的可能性感兴趣。 我们的目标是在板上实现应用，并通过PCIe链路在主机PC上观察此应用的结果。这样我们将通过Artix 7的PCIe链路建立Ac701与主机Pc之间的通信。请使用 UG964中描述的套件提供的测试示例：我们使用Questasim跟踪模拟流程，因此我们成功编译了xilinx库并启动了“simulate_mti.bat”文件.Modelsim成功编译了项目目录文件，但在优化阶段之后，它 无法加载设计。 错误消息是：“加载设计时出错”。 你知道我们怎么能继续这个模拟吗？ Ug964（表2.6）说用户可以设置几个测试，只需用他想要的测试名称更改testname。 是不是有人知道“break_loop”测试是否可以作为例子用于通过PCIe链接与主机PC建立AC701的通信？ 还有其他例子吗？ 感谢所有提前 |
|
|
|
|
|
这与电路板的功能无关，您应该在专用的PCIe论坛中重新发布。
http://forums.xilinx.com/t5/PCI-Express/bd-p/PCIe ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
嗨，
您是否尝试在硬件或模拟中运行它。 请查看文档的前半部分，了解如何检查硬件中的PCIE链接并告诉我状态。 模拟问题更多的是环境变量或Modelsim GUI设置。 确保正确设置所有settigs并正确设置enivornment变量。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1175浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2241
评论
淘帖
2366
