完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我有Virtex7 vc707评估板，我正试图查看示波器上的收发器信号。
但是，我似乎无法将用户时钟路由到输出SMA，因此我可以将其用作触发器。 vc707板用户指南似乎没有所有SMA端口的引脚编号。 是否有另一份有此信息的文件？ 有一种简单的方法可以将时钟信号路由到电路板输出吗？ 先谢谢你， 亚瑟 
0
|
|
相关推荐
4个回答
|
|
|
亚瑟，
您有没有看过VC707原理图来检查引脚排列？ -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
“VC707评估指南”（UG885）中的表1-10记录了J31 / J32 SMA的FPGA引脚位置。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢。
是的，我检查了ug885，并用ucf列表交叉检查时钟表，我弄清楚哪些引脚是什么。 让TX端口输出任何东西仍有问题。 我使用SMA端口MGT CLK作为250MHz的外部时钟输入，这样我就可以将时钟分成一个示波器。 我使用的引脚是AK7＆amp; AK8。 我情不自禁地觉得我正在做出巨大的疏忽。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1217
评论
淘帖
1466
