完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我有一个virtex 5 ML505板。 我需要一个200MHz的时钟信号，电压摆幅应为0~3.3v，所以我打算通过SMA连接器输出这个时钟，以获得更好的信号质量。 但我不知道如何通过这些连接器输出3.3时钟。 我正在使用的SMA连接器是J12和J13，它们是差异化的。 我实例化一个OBUF并将J12分配给输出，但实际输出波不是那么好，峰峰值电压只有几百mv。 是否可以通过SMA连接器输出3.3v时钟？ OBUF＃（。DRIVE（12），//指定输出驱动强度.IOSTANDARD（“LVCMOS33”），//指定输出I / O标准.SLEW（“SLOW”）//指定输出转换速率）OBUF_inst（ .O（clk_p），//缓冲区输出（直接连接到顶级端口）.I（jx1）//缓冲区输入）; 
0
|
|
相关推荐
3个回答
|
|
|
您应该使用OBUFDS来取消时钟。
SMA连接器配置为ML505板上的差分时钟输出。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
J12和J13 SMA来自U12，这是一个LVDS驱动器，因此没有这些可能永远不会有3.3V摆幅。
J10和J11直接连接到FPGA引脚H14和H15，但是存储体VCCO电压为2.5V，因此再次无法从这些FPGA获得3.3V摆幅。 您可以选择扩展标头的VCCO为2.5V或3.3V，然后从那里获取3.3V信号。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1119浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1609
评论
淘帖
2188
