完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我正在为clk_stm1~155.52MHz的SFP stm1输入计时我的GTX，这是从Si570到Si5324再到GTX模块
我不确定这个clk的ppm，它可能会关闭多少...... Si570数据表对我来说非常混乱，因为它似乎表示ppm随着芯片年龄的增加而增加了吗？ 对于第一年的新董事会，我的PPM预计会是什么？ 我正在尝试获得一个符合stm1标准的stm1 clk，如果我没有错，我相信4.5 ppm ......想知道这个clk的VC707板是否符合这个规格？ 谢谢！ 
0
|
|
相关推荐
3个回答
|
|
|
您需要将Si5324配置为首先以目标参考时钟频率以自由运行模式启动，然后将恢复的时钟从接口输出到SI5324并切换到该输入以实现所需的PPM容差。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢 - 所以我现在在VC707原理图上看到Si570是50PPM而Si5324 114.285MHz ref XTL是20 PPM。
我不清楚你的反应 - 我猜你的说法我需要先锁定参考时钟（连接到si5324的114.285MHz 20PPM晶振）然后用它来改善我的Si570的155.52clockin（通过V7引脚=> IBUFDS => ODDR） => OBUFDS =>输出到Si5324）。 我紧跟着Si5324数据表，他们的Si软件吐出了我通过I2c使用的寄存器设置来设置锁定和通过我正在馈送它的Si570的stm1速率的能力。 所以看起来我的stm1 refclk是好的和干净的 - 但是你的说法也许当我在启动时配置Si5324时我需要再做一个额外的第一步来锁定114.285MHzXTL以改善我通过的stm1 clk？ 为什么需要这个，如果我不这样做有什么缺点？ 是否只是为了提高我的50 PPM clk以更准确地达到实际的stm1速率？ 你能指点我谈谈这样做的Si数据表吗？ 谢谢！ |
|
|
|
|
|
将Si570作为Si5324的参考时钟源并没有增加任何价值，我甚至不确定你是如何做到的，因为Si570没有连接到Si5324。
您只需要在自由运行模式下使用Si5324与114.285 MHz晶振生成初始155.52 MHz，以便GTH运行，锁定并从接收到的数据生成恢复时钟。 有关自由运行模式的更多信息，请参见第73页，Si53xxReferenceManual的第6.5节。 一旦将GTH锁定到输入数据流，就可以使用REC_CLOCK_C_P | N引脚将RXRECCLK从FPGA驱动到Si5324，它将切换并锁定到提供0 PPM偏移的时钟。 Si5324数据手册具有必要的寄存器信息，以启用FREE_RUN模式并设置CKIN1（恢复时钟）与CKIN2（晶振）的优先级。 注意：CKIN1应优先于CKIN2，以便Si5324自动从晶振切换到接收时钟。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1169浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1786
评论
淘帖
2225
