1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
环境:
Vivado2014.2,VC707板 问题: - 如何将Si570 AL34 / AK34时钟用于QUAD113 X1Y2 SFP GTX引脚AL5 / 6,AM4 / 3? 使用第二个I2C用户时钟Si570BAB用户时钟时,无法将SFP GTX与SGMII放在同一个四核中吗? 进展: - 我可以模拟GTX环回显示SFP GTX收发器(Quad 113中的X1Y2)完成初始化,cpll锁定,重置dones变高等等。但是在硬件中它永远不会得到cpll锁定因此我的状态机永远不会让它继续 get reset done high ...保持初始化复位状态。 出现Si570 clk永远不会被正确路由,CPLL锁等 使用xilnx IP PCS_PMA版本14.2用于SGMII以太网PHY的GTX Quad 113与SGMIIclk()工作,现在尝试使用SFP端口用于自定义低速率协议(stm1 155.52),其中引脚(AL5 / 6)很难快速到达 相同的GTX Quad 113协议GTX用于SFP端口。 对于SFP gtx,我使用的是GTX IP内核,不包括通用内核 - gtwizard 3.5,并且已经通过了许多配置 - 请参阅附件.xci。 由于UG885 VC707指南第33页显示QUAD 113有MGTREFCLK0 - SGMII clk和MGTREFCLK1 SMA clk - 我想要AK34 / AL34的可配置用户Si570时钟,这不是硬固定的GTX时钟?! - 什么是最好的方法 得到这个clk吗? - 我可以通过MGTREFCLK1输入它,因为我不使用SMA clk吗? - 我是否需要使用QUAD 114中的SOUTH clk - 并将其输入QUAD114的MGTREFCLK1,因为它看起来未使用 - 我该怎么做? 在我为GTSOUTHREFCLK1使用CPLLREFCLKSEL后,这些工具是否会为我完成... *但是如何将Si570 clk路由到Quad114 GTREFCLK1端口? *我是否需要通过向导实例化另一个GTX收发器,只是为了将clk绑定到它而在那里什么都不做? *或者工具会解决问题我只需将其绑定到我的2个GTREFCLK引脚中...... *或者我可以不使用GTREFCLk端口,因为用于Si570 clk的AL34 / AK34不在耐用的GTXREFCLK引脚上?! 我知道向导GUI漂亮的四边形图片让我从QUAD114中选择了一个clk但是我该如何将Si570 clk绑定到哪里? 我一直在阅读UG476 7系列FPGA GTX / GTH收发器用户指南,以了解如何设置我的GTX .xci和截图附件。 谢谢!! gtwizard_gtx_sfp.xci 164 KB |
|
相关推荐
2个回答
|
|
你好
收发器的参考时钟可以通过抖动衰减器Si5324转发si570时钟或使用超逻辑模块并使用SMA时钟选项来提供。 下面的文档中的UG885提供了有关VC707中时钟的更多详细信息。 http://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html#documentation 下面是使用SMA时钟输入选项的超级时钟文档。 http://www.xilinx.com/support/documentation/boards_and_kits/ug770_SuperClock-2_Module.pdf 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 在原帖中查看解决方案 |
|
|
|
哇 - 我怎么会错过那个抖动clk输入 - 我会把AL34,AK34 Si570 clk带入=>(通过PLL / MMCM?)=>输出AW32,33(和第一个高AT36)=>到Si5324抖动
衰减器=> AD7,8 QUAD 114 => IBUFDS_GTE2 =>我的向导端口gt0_gtsourhrefclk0_in GTX2_CHANNEL的包装器。并相应地设置我的mux / cpll_sel ..fyi - 在funcsim中更改我的mux用于模拟似乎不起作用...让我 知道是否有什么东西出现了。谢谢! |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1161浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:14 , Processed in 1.292751 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号