完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，
在ug810_KC705_Eval_Bd.pdf（v1.6.1）中，在第53页 - 表1-27：与FPGA U1的GPIO连接， GPIO_SW_C的IOSTANDARD是LVCMOS15。 但是在第96页 - set_property IOSTANDARD LVCMOS25 [get_ports GPIO_SW_C]。 它来自VADJ，所以GPIO_SW_C的Iguess IOSTANDARD是LVCMOS25 ??? 哪一个适用于GPIO_SW_C？ 非常感谢。 
0
|
|
相关推荐
4个回答
|
|
|
GPIO_SW_C的默认IOSTANDARD是LVCMOS25。
表1-27中提供的信息可能是拼写错误。如果我们看一下表中的其他GPIO，它们驻留在HP库中，而G12驻留在HR中，默认VADJ为2.5V。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 在原帖中查看解决方案 |
|
|
|
|
|
GPIO_SW_C的默认IOSTANDARD是LVCMOS25。
表1-27中提供的信息可能是拼写错误。如果我们看一下表中的其他GPIO，它们驻留在HP库中，而G12驻留在HR中，默认VADJ为2.5V。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
@ gemmalin64你能从发送反馈链接发送反馈吗？
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1174浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1181
评论
淘帖
3526
