1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
现在我使用这个示例项目“rdf0285-vc709-connectivity-trd-2014-3”,
在这个项目中,我看到了以下文件: clock_control.v clock_control_program.v kcpsm6.v utils / clock_control.vhd clock_control_program.vhd kcpsm6.vhd clock_control_program.psm si5324_clock_setup.psm vc709_i2c_devices.psmi2c_routines.psm si5324_reg_map.txt 我知道在theclock_control_program.vhd中有rom来存储配置si5324的程序,而si5324_clock_setup.psm是定义了si5324寄存器值的代码。 我想知道在更改寄存器值insi5324_clock_setup.psm后如何获得newclock_control_program.vhd / .v。 谢谢。 |
|
相关推荐
1个回答
|
|
请查看此演示文稿http://www.xilinx.com/support/documentation/boards_and_kits/kc705/2013_2/kc705-si5324-xtp202-2013.2-c.pdf
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1175浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 18:57 , Processed in 1.480880 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号