1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
cadence新建工程后,新建原理图,出现了这种情况,有栅格的是原理图部分,栅格外有数字和乱码的字母,并且调整原理图大小右下方的标签会变的很大,没办法画图。但是别人拷过来的工程里新建原理图就没有这个情况。请问这个问题怎么解决?
|
|
相关推荐
6个回答
|
|
帮顶,这个应该是格式问题吧
|
|
|
|
设置原理图显示里的尺寸就可以了
|
|
|
|
设置一下原理图纸的大小
|
|
|
|
可能是,原理图的,页面尺寸太小了。
|
|
|
|
Options--->Gird Reference ---->Horizontal(Width=2.54),Vertical(Width=2.54)
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5233 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78434 浏览 322 评论
5564 浏览 1 评论
32318 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15645 浏览 11 评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 18:24 , Processed in 0.630568 second(s), Total 86, Slave 68 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号