完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
@aabbccyyxx
是的，您可以使用附加的教程一次执行此操作，只需在每次要更新PL固件时替换PL .bit。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 在原帖中查看解决方案 Zynq_PL_Only_DesignNote.zip 1415 KB |
|
|
|
|
|
@aabbccyyxxZynq是一个基于处理器的SoC.Even，当你只使用PL时，PS是启动的并将PL图像从Flash移动到结构。
所以即使你不使用PS，你也会将FSBL放在最低限度。 配置PL后，您可以将PS置于循环或低功耗模式。 |
|
|
|
|
|
你好aabbccyyxx，
PL可以通过PS软件以安全或非安全模式进行配置和重新配置。 PCAP路径是最常用的方法，因为它不需要用比特流预编程PL。 PL也可以由JTAG链上的TAP控制器以非安全模式配置。 使用devc.CTRL [PCAP_MODE]和[PCAP_PR]位在PL配置模块中完成数据路径的多路复用。 另请参阅6.5参考部分。 来自UG585。 -Kunal -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
@aabbccyyxx你已经得到了这两个应该清除的东西，但会尽量保持简单。
QSPI闪存连接到PS IO（MIO），因此您需要PS与PL通信才能配置。 数据路径看起来像QSPI - > PS（PCAP） - > PL QSPI - > PS（PCAP） - > PL 您可以直接编程PL的唯一方法是使用JTAG（TAP）。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
1.这是否意味着我必须在每个项目的顶级.v文件中生成块设计和实例wapper系统？
2.我必须做交流应用吗？换句话说，只有f***l.elf和PL.bit是必须的吗？ 或者必须有你自己 |
|
|
|
|
|
@aabbccyyxx
是的，您可以使用附加的教程一次执行此操作，只需在每次要更新PL固件时替换PL .bit。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- Zynq_PL_Only_DesignNote.zip 1415 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1949
评论
淘帖
2254
