1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个定制板使用Zynq XC7Z010-1CLG400I芯片组。
我正在尝试使用QNX公开的FPGA驱动程序对PL进行编程。 但是,编程失败,连接到FPGA_DONE(bank 0)的LED不亮。 甚至PCFG_DONE_INTbit的INT_STS寄存器(devcfg)也没有设置。 DMA到0xFFFFFFFF很好,因为我正在为每个DMA事务获得中断(XZYNQ_FPGA_IXR_DMA_DONE_MASK)。 示例逻辑是这样的: while(直到缓冲区结束){在4096的块中DMA到0xFFFFFFFF将缓冲区增加4096 / *等待DMA传输完成。 清除中断* / while(!iINT_STATUS& XZYNQ_FPGA_IXR_DMA_DONE_MASK))out32(dev-> devcfg_regbase + XZYNQ_FPGA_INT_STS_OFFSET,XZYNQ_FPGA_IXR_DMA_DONE_MASK); } 使用JTAG(TAP控制器)编程工作正常。 不确定PCAP界面的问题。 |
|
相关推荐
1个回答
|
|
要添加,从FSBL加载时,相同的比特流工作正常。
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1172浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 17:22 , Processed in 1.452780 second(s), Total 44, Slave 38 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号