完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我想写一些关于zc706 PL上的ddr3内存的东西，可以通过Vivado读取它们。 但我找不到任何教程或示例项目来做到这一点。 我应该如何开始，或者是否有任何我可以遵循的教程。 最好， 詹姆士 
0
|
|
相关推荐
3个回答
|
|
|
喜
youtube上有一个小视频可以提供帮助。 链接在这里。 在MIG中还有一个例子可以提供帮助。 https://www.xilinx.com/support/documentation/boards_and_kits/zc706/2014_4/xtp244-zc706-mig-c-2014-4.pdf --hs -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
|
|
|
|
|
|
@jame***gg（在你用MIG连接到DDR3之后）你需要制作一个可以连接到MIG并提交读/写请求的AXI主机。
一种方法是使用datamover IP块。 然后你必须决定PL将如何获取要写入DDR的数据，以及它何时从内存中读回来放置它。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1162浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5122
评论
淘帖
2251
