完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
M006，
U104组件是Si53340低抖动LVDS扇出时钟缓冲器，它们应该完全相同...通常，LVDS时钟缓冲器不会改变时钟频率，也不包含任何乘法器或分频器来实现可变输出，除非在器件文档中注明。 检查缓冲区的框图，它是相当适中的电路实现。 您可以选择多路复用（J9标头引脚）您要扇出的时钟。 用户可编程因此可变U32 SI570输出（默认为156.25MHz）或锁定的300MHz sysclk2。 您也可以探测电路板上的多路复用器输出以进行验证。 问候， Ť -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 |
|
|
|
|
|
M006，
U104组件是Si53340低抖动LVDS扇出时钟缓冲器，它们应该完全相同...通常，LVDS时钟缓冲器不会改变时钟频率，也不包含任何乘法器或分频器来实现可变输出，除非在器件文档中注明。 检查缓冲区的框图，它是相当适中的电路实现。 您可以选择多路复用（J9标头引脚）您要扇出的时钟。 用户可编程因此可变U32 SI570输出（默认为156.25MHz）或锁定的300MHz sysclk2。 您也可以探测电路板上的多路复用器输出以进行验证。 问候， Ť -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1431浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1951
评论
淘帖
3224
