完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在使用KCU116并使用Vivado 2017.4 目前的问题是， KCU116 Bank87 VCCO是3.3V，那么如何在xdc中为clk_125_p / n定义IO标准？ 看起来Vivado不接受LVDS_25 ...... 最好， 赞 
0
|
|
相关推荐
2个回答
|
|
|
我希望LVDS_25可以在这里工作。
看到 UG1239 - 第82页 UG571 - 第346页 请注意，US + HD与以前的系列略有不同（例如7系列HR）。 这不起作用？ |
|
|
|
|
|
如果“clk_125_p / n”是LVDS输入到FPGA的问题.LVDS2.5V输入信号可以连接到3.3V VCCO组。
原因是LVDS仅输入信号使用VCCAUX电源但不使用bank VCCO电压。 仅供参考：基本概念inhttps：//www.xilinx.com/support/answers/16830.html适用于所有FPGA设备，包括KCU116。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1856
评论
淘帖
1769
