完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我正在尝试在ZCU102板上运行一些Xilinx 10G'参考设计（XAPP1305），我想使用petalinux创建和部署linux，但不使用Xilinx为板提供BSP。
我正在使用Vivado2017.3和petalinux 2017.3 在XAPP中的PDF，wiki.xilinx.com上的wiki以及Xilinx嵌入式设计教程（UG1209）之间，我看过使用petalinux的每个教程都以BSP开头。 在我已经完成的研究中，似乎1）如果想要创建包含的BSP，实际上会使用petalinux-package，2）不需要用BSP启动。 但我没有找到的文件解释了如何从Vivado开始输出并获得1）打包的BSP，或2）更重要的是启动所需的二进制文件。 我已经完成了裸机，并且知道如何使用BSP获取裸机应用程序，因此教程的这些部分没有帮助。 我还没有通过petalinux命令行引用，这可能是我的下一步行动，但我很难相信没有教程/文档可以解释petalinux BSP的组成以及如何创建它们， 或者如何在不启动的情况下启动。 任何人都可以提供参考吗？ 
0
|
|
相关推荐
6个回答
|
|
|
我已经通过以下命令使用HDF流程来构建10G以太网示例。
以＃开头的行是描述您需要手动执行的操作的注释。 大括号{}中的内容是项目外侧文件的路径。 petalinux-create -t project -s {可以在petalinux dewnload页面上找到开发板的bsp文件的路径} xilinx-zcu102-v2017.3-final.bsp -n pl_eth_10gcd pl_eth_10gpetalinux-config --get- hw-description = {成功构建的10G示例vivado项目的路径和导出的hdf文件} /pl_eth_10g.sdk/ ＃退出显示的GUI，因为modifypetalinux-config -c内核没有任何内容 ＃手动导航出现的GUI并更改以下内容#Device Drivers>网络设备支持> PHY设备支持和基础设施> xilinx PHY的驱动程序#Device Drivers> DMA引擎支持> Xilinx AXI DMAS Enginecp {xapp1305-ps-pl的路径 -sased-ethernet-solution目录} /software/patches/0001-Remove-the-axistream-related-properties.patch project-spec / meta-user / recipes-bsp / device-tree / files ＃按照wiki pagegedit上所述编辑bbappend文件--new-window project-spec / meta-user / recipes-bsp / device-tree / device-tree-generation _％。bbappend＆amp; ＃添加以下行 #file：//0001-Remove-the-axistream-related-properties.patch cp {基于xapp1305-ps-pl-ethernet-solution目录的路径} /software/device_tree/pl_eth_10G/system-user.dtsi。 /project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsi #bsp创建的项目将其中一个时钟从默认频率156.25MHz更改为148.5MHz。 需要禁用此更改才能使10G MAC工作。“＆amp; i2c1 {”>> ./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsiecho“status = “禁用”;” >> ./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsiecho“};” >> ./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsipetalinux-buildcd images / linux / petalinux-package --boot --f***l = zynqmp_f***l.elf --fpga = pl_eth_10g_wrapper.bit --u-boot --force 我希望这有帮助。 在原帖中查看解决方案 |
|
|
|
|
|
在wiki中有手动构建的步骤：
http://www.wiki.xilinx.com/PS+and+PL+based+Ethernet+in+Zynq+MPSoC 您可以在此处构建硬件，并且还有在此处配置petalinux的步骤。 |
|
|
|
|
|
|
|
|
|
|
|
另一个问题;
本教程指示对以下内容进行手动更改： 项目规格/元用户/食谱-BSP /设备树/文件/系统user.dts 在进行任何定向更改之前，如果我看，当我不使用BSP时，此文件为空。当我使用BSP时，此文件包含gem3和i2c0的部分。 为什么需要手动更改？ 从一些轻微的研究来看，似乎这个文件严格用于用户指导的手动覆盖否则将包含在另一个dtsi文件中。 同样，如果我想从.HDF文件开始并到达BSP，那么该文件如何填充到BSP初始化它的内容。 |
|
|
|
|
|
我已经通过以下命令使用HDF流程来构建10G以太网示例。
以＃开头的行是描述您需要手动执行的操作的注释。 大括号{}中的内容是项目外侧文件的路径。 petalinux-create -t project -s {可以在petalinux dewnload页面上找到开发板的bsp文件的路径} xilinx-zcu102-v2017.3-final.bsp -n pl_eth_10gcd pl_eth_10gpetalinux-config --get- hw-description = {成功构建的10G示例vivado项目的路径和导出的hdf文件} /pl_eth_10g.sdk/ ＃退出显示的GUI，因为modifypetalinux-config -c内核没有任何内容 ＃手动导航出现的GUI并更改以下内容#Device Drivers>网络设备支持> PHY设备支持和基础设施> xilinx PHY的驱动程序#Device Drivers> DMA引擎支持> Xilinx AXI DMAS Enginecp {xapp1305-ps-pl的路径 -sased-ethernet-solution目录} /software/patches/0001-Remove-the-axistream-related-properties.patch project-spec / meta-user / recipes-bsp / device-tree / files ＃按照wiki pagegedit上所述编辑bbappend文件--new-window project-spec / meta-user / recipes-bsp / device-tree / device-tree-generation _％。bbappend＆amp; ＃添加以下行 #file：//0001-Remove-the-axistream-related-properties.patch cp {基于xapp1305-ps-pl-ethernet-solution目录的路径} /software/device_tree/pl_eth_10G/system-user.dtsi。 /project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsi #bsp创建的项目将其中一个时钟从默认频率156.25MHz更改为148.5MHz。 需要禁用此更改才能使10G MAC工作。“＆amp; i2c1 {”>> ./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsiecho“status = “禁用”;” >> ./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsiecho“};” >> ./project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsipetalinux-buildcd images / linux / petalinux-package --boot --f***l = zynqmp_f***l.elf --fpga = pl_eth_10g_wrapper.bit --u-boot --force 我希望这有帮助。 |
|
|
|
|
|
@smellor这些步骤确实有效。
哪个很棒。 接着......你的步骤似乎是从bsp创建项目，然后从我编译的hdf文件中导入/获取-hw-description。 在我读过的内容中，这些步骤通常似乎是一个或两个命题。 我将重复你的步骤，只做一个或另一个试图测试这种理解。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1155浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4844
评论
淘帖
3423
