完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
大家好。
有人可以向我解释，为什么ISE会这样说： Xst：653 - 使用信号但从未分配信号。 此无源信号将自动连接到值0000101111101110.WARNING：Xst：1426 - FF / Latch启用的值init阻碍了块top_module中的持续清洁。 通过将此init设置为0，您应该获得更好的结果。 警告：Xst：2677 - 顺序类型的节点在块中未连接.................................... .................................................. .................................................. ..............................................警告：XST： 2677 - 顺序类型的节点在块中未连接。 我在一些SPI模块下工作; 从带有CS信号的简单ParallelToSerial转换器开始，这里是代码： 模块ParallelToSerial（ 输入CLK， 输入[15：0] par_INPUT， 输入启用， 输出ser_OUTPUT， 输出SCLK， 输出CS ）; reg [15：0]加载; reg [6：0] counter = 0; assign ser_OUTPUT = load [0]; 分配SCLK = CLK; assign CS = enable; 总是@（posedge CLK）开始 if（enable == 1'b0＆amp;＆amp; counter == 0）开始 负荷= par_INPUT; 结束 if（enable == 1'b0＆amp;＆amp; counter 看起来像字符串“load = par_INPUT;”中的问题，我不明白为什么。 我把它放在这里用于输入数据的一些预先保存的副本。 和top_module的代码： module top_module（ 输入CLK， 输出MOSI， 输入test_signal， 输出SCLK， 输出CS ）; reg enable = 1'b1; reg [15：0] par_INPUT = 16'd3054; 总是@（posedge CLK）开始 if（test_signal == 1'b1）开始 enable = 1'b0; 结束 结束 ParallelToSerial U1（.CLK（CLK）,. par_INPUT（par_INPUT [15：0]）,.启用（enable）,. ser_OUTPUT（MOSI）,. SCLK（SCLK）,. CS（CS））; 
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
又一个愚蠢的误导性警告。
从XST的角度来看，“分配”意味着 你有一个任务，在一个过程中（在Verilog中始终或初始块）或连续 赋值（在Verilog中赋值语句）。 声明中给出的初始值 Verilog中的reg不被视为“任务”。 如果仔细查看警告，“自动连接”的值就是二进制 相当于3,054，这是您将变量初始化为的值。 如果这是所需的 行为，即你真的想要一个3054的常数值，并且不要忘记分配另一个 对此变量赋值，则可以忽略该警告。 我已经看到了推断ROM的相同警告，它自然是“只读”的 除了初始化之外没有任何分配。 - Gabor [编辑] 如果你真的不喜欢这样的警告，你可以改变par_INPUT的声明 在顶级代码中连接而不是reg。 那么声明中给出的值是 被视为连续分配，相当于： wire [15：0] par_INPUT; assign par_input = 16'd3054; 顺便说一句，我发现大小常量使得代码在Verilog和 不是必需的，所以我通常会写 分配par_INPUT = 3054; 另请注意，在Verilog中调整常量大小并不能保证检查内容 适合给定尺寸的能力。 例如，你可以轻松写 分配par_INPUT = 4'd3054; 并且没有警告或错误，即使3054显然不适合4位， 在这种情况下分配的值将是14（3054的低4位值）。 我通常在常量上指定大小的唯一情况是宽度为 大于32位，其中隐含的整数大小太小。 - Gabor - Gabor |
|
|
|
|
|
|
|
|
|
|
|
哦，谢谢你的快速回答！
现在我用{load [0]，load [15：1]}和一些新的if if循环来测试它，它可以正常工作！ 非常感谢！ 而且我并不关心“使用信号但从未分配信号”的警告。感谢解释，这只是有趣的原因。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1209浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1139
评论
淘帖
4263
