完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好
我想从SDK运行microblaze。 但SDK工具无法检测到mdm。 所以我从XMD连接 ％XMD连接mb mdm -configdevice devicenr 2 当我尝试这个命令时，XMD不会检测到。 但 ％XMD连接mb mdm -debugdevice devicenr 2 当这个命令时，XMD检测到mdm。 我想从SDK运行microblaze。 你有什么主意吗？ ////////////////////////////////////////////////// ////////////////////////////////////////////////// / Xilinx微处理器调试器（XMD）EngineXilinx EDK 14.6构建EDK_P.68d版权所有（c）1995-2012 Xilinx，Inc。保留所有权利。 XMD％XMD％在端口57072connect上接受来自127.0.0.1的新TCLSock连接mb mdm -configdevice devicenr 2 JTAG链配置----------------------------------------------- ---设备ID代码IR长度部件名称1 84250093 10 XC6VLX240T 2 23691093 6 XC7VX690T 3 4401d093 6 XC6SLX150 4 44008093 6 XC6SLX45 5 d5058093 16 XCF16P 6 44008093 6 XC6SLX45 7 d5058093 16 XCF16PERROR：无法检测硬件上的MDM外围设备。 请检查：1。如果FPGA配置正确2. MDM Core在设计中实例化3.如果引用了正确的FPGA，则在多个FPGA的情况下4.如果引用了正确的MDM，则在多MDM系统的情况下 XMD％连接mb mdm -debugdevice devicenr 2 JTAG链配置----------------------------------------------- ---设备ID代码IR长度部件名称1 84250093 10 XC6VLX240T 2 23691093 6 XC7VX690T 3 4401d093 6 XC6SLX150 4 44008093 6 XC6SLX45 5 d5058093 16 XCF16P 6 44008093 6 XC6SLX45 7 d5058093 16 XCF16P MicroBlaze处理器配置：------------------------------------- Version ........ .................... 8.50bOptimization ....................... PerformanceInterconnect .... ................... AXI-LEMMU类型........................... PC断点的No_MMUNo ............... 1个读取地址/数据观察点... 0无写入地址/数据监视点... 0指令缓存支持......... .offData Cache支持................. offExceptions支持................ offFPU支持......... .............. onHard Divider Support ............... offHard Multiplier Support ............ on - （ Mul32）Barrel Shifter支持............. onMSR clr / set指令支持.... onCompare指令支持........ onData Cache回写支持..... .offFault Tolerance支持............ offStack保护支持........... off 连接到“mb”目标。 id = 0在TCP端口号为1234XMD％的“mb”目标（id = 0）启动GDB服务器 
0
|
|
相关推荐
8个回答
|
|
|
嗨，你能确保EDK中的硬件连接正确吗？
MDM必须连接到microblaze处理器，复位应连接sys_rst模块，并且必须在EDK中启用调试功能。 另请参见STD_IN和STD_OUT连接到FPGA中的调试模块。 祝你好运！保罗 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
设备链中的FPGA（具有Microblaze）的数量是多少？ --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
|
|
|
|
|
|
嗨，
你能试试这个AR中提到的命令吗？ http://www.xilinx.com/support/answers/46251.html --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1172浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1619
评论
淘帖
2038
