1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
亲爱的先生,
我使用spartan 6处理器在VHDL中使用DCM_SP库实现了时钟倍频器,并且我将100mhz时钟乘以1GHZ工作正常。 但我的问题是如何在系统生成器中实现这种时钟多路复用器的方法,是否可能,如何? 请求帮助我。 鲨鱼 |
|
相关推荐
2个回答
|
|
S,
1 GHz超出规格。 并非每个设备都能快速运行,事实上,大多数设备都不会。 我非常惊讶你声称它确实有效。 它可能不起作用,你只是觉得它有用吗? 通常,Spartan 6的系统时钟速度不能超过250 MHz,而不需要特别小心的布局规划和流水线操作(寄存器之间的一级逻辑)。 S6针对低功耗而非性能进行了优化。 Virtex产品系列针对性能进行了优化,但也不支持1 GHz系统时钟。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1123浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 23:42 , Processed in 1.265698 second(s), Total 47, Slave 41 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号