1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用V5 130T GTX来模拟SATA Gen 1,我发现并行信号RXDATA_OUT与串行信号RXP_IN / RXN_IN不匹配。
当RXP_IN / RXN_IN(sata设备传输Align Primitive)后出现“0”或5“1”时,在这种情况下,似乎RXDATA_OUT丢失为“0”或“1”。 由CDR同步导致的Isit丢失了吗? 这是我的设置: REFCLK:100MHz; PLL_DIVSEL_FB:3 PLL_DIVSEL_REF:1 TX / RXDIV_SEL:2 INTDATAWIDTH:1 TX / RXDATAWIDTH:2 |
|
相关推荐
1个回答
|
|
我会试试,非常感谢
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1176浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 20:49 , Processed in 1.163594 second(s), Total 46, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号