1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我有一个原始文件,我将用它初始化BlockRam。 基于此,我应该设置两个参数memory_initialization_radix和memory_initialization_vector并写入数据,最后将文本文件保存为.coe文件。 但关于具有ascii值的.raw文件我该怎么办? 我应该在.raw文件的开头设置这两个参数并将此.raw文件保存为.coe文件吗?如果是,则memory_initialization_radix的值是多少? 谢谢。 |
|
相关推荐
2个回答
|
|
嗨,
我相信你不能输入ASCII文件来启动内存。 有关支持的基数类型,请参阅PG058 memory_initialization_radix:memory_initialization_vector中值的基数。 有效选择为2,10或16。 您需要将ASCII转换为十六进制,然后输入到内存。 希望这可以帮助 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 |
|
|
|
嗨,
我相信你不能输入ASCII文件来启动内存。 有关支持的基数类型,请参阅PG058 memory_initialization_radix:memory_initialization_vector中值的基数。 有效选择为2,10或16。 您需要将ASCII转换为十六进制,然后输入到内存。 希望这可以帮助 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1212浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 00:12 , Processed in 1.536916 second(s), Total 79, Slave 63 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号