完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，大家好，
我只是想知道为什么vivado 2013.2无法为zynq 7020主板创建嵌入式源代码？ 我们必须继续推进PlanAhead ......但是这个版本可以支持Kintex-7。 
0
|
|
相关推荐
8个回答
|
|
|
|
|
|
|
|
|
您好，您在最后面临的问题是什么？
请告诉我们Reratards，Pratham -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
嗨，
你有没有按照这个指南？ http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_3/ug898-vivado-embedded-design.pdf 问候， |
|
|
|
|
|
谢谢您的回复。
我正在使用zynq7000进行嵌入式系统设计。 在这个项目中，我们希望将我们的硬件IP与ARM集成。 因为这是我第一次使用zynq，所以我从ug873（CTT）开始工作。 但是，本文档似乎基于PlanAhead。 当想要在vivado上移动我们的工作时，Afeter会通过ug873。 那么，您对AIX总线，嵌入式设计的IP包有什么建议吗？ 谢谢。 |
|
|
|
|
|
嗨，
检查此链接 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_3/ug898-vivado-embedded-design.pdf 问候， |
|
|
|
|
|
感谢您的建议。
我已经把这个文件弄糟了，但不幸的是我无法理解如何将pcores添加到vivado中。 例如在PlanAhead中，我们可以将RTL打包为具有AXI接口的pcores。 你有什么建议吗？ |
|
|
|
|
|
|
|
|
|
|
|
非常感谢。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1148浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3031
评论
淘帖
1182
