完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
内部结构“图片无法共享。以下用户指南提供基本的结构细节和块级别图。
http://www.xilinx.com/support/documentation/sw_manuals/ug429_7Series_Migration.pdf http://www.xilinx.com/support/documentation/user_guides/ug473_7Series_Memory_Resources.pdf http://www.xilinx.com/support/documentation/user_guides/ug474_7Series_CLB.pdf http://www.xilinx.com/support/documentation/user_guides/ug479_7Series_DSP48E1.pdf http://www.xilinx.com/support/documentation/user_guides/ug480_7Series_XADC.pdf _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2281 浏览 7 评论
2694 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2176 浏览 9 评论
3250 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2321 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
582浏览 1评论
1650浏览 1评论
145浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2299浏览 0评论
612浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-24 10:50 , Processed in 1.152424 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号