[问答]

ZYNQ调用XDMA PCIE IP同时读写PS DDR，导致蓝屏问题。

问答对人有帮助，内容完整，我也想知道答案 0 你好！我在ZYNQ 7015里（或者7035）调用XDMA PCIE IP 从上位机HOST PC通过PCIE接口给ZYNQ的PS DDR发送数据（XDMA PCIE IP接到了PS的AXI HP口上）我用XILINX官方的XDMA PCIE驱动（2017版本和2018版本都试过）然后启动XDMA对PS DDR进行读或者写，单独读或者写（比如400KB数据），可以正常工作。但是，当我同时启动XDMA读和XDMA写的时候，上位机HOST PC就蓝屏了。。我想知道，XDMA PCIE IP 和 PS DDR 是否支持同时进行XDMA读写如果支持的话，我需要修改驱动，还是其他地方需要设置一下。谢谢！ 0
2019-11-21 10:35:01　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报章伟航相关推荐 • zynq上的AXI视频直接内存访问v6.2 IP 1726 • cyclone V控制DDR3的读写，quartusII配置DDR3 ip核后，如何调用实现DDR3的读写呢，谢谢 23069 • ZYNQ芯片开发流程的简介 3369 • 将FIFO信息传输到ZYNQ的DDR的示例 4345 • 基于PCIe DMA的多通道数据采集和回放IP解析 1163 • 如何调试Zynq UltraScale+ MPSoC VCU DDR控制器 2497 • 请问zynq 怎么实现PS与PL数据交互，然后通过UART串口打印出来? 4240 • 6678通过pcie进行boot时，PC无法写bar空间 7585 • Zynq PCIe电路设计 3130 • TMS320C6678同时读写DDR问题 4259 1个回答

答案对人有帮助，有参考价值 1 //********这个不算回答********// 01. XDMA PCIE IP 和 PS DDR 是否支持同时进行XDMA读写？ a.DMA PCIE IP支持，需要上位机支持同时读写（但是绝大多数使用场景是读写分开）； b.PS DDR不支持，一般是初始化之后先写后读； 02. 上位机HOST PC蓝屏同时启动XDMA读和XDMA写，有一种情况会导致蓝屏： a.上位机对PCIE开辟了一块内存空间，同一时刻只能读或者只能写。同时读写造成内存非法访问，一般是蓝屏或者重启。 b.这种情况需要重新设计上位机，开辟独立的读写内存空间。其他的初始化/读/写操作等流程不变。 c.应该不存在上位机/驱动兼容性的问题。 d.补充，如果上位机未开，或者未启动读写操作，此时在计算机内存中并没有给PCIE开辟的空间，只要FPGA进行数据上传就是非法访问内存，会蓝屏/重启。

2019-11-21 15:32:41 3 评论举报卿小小_9e6 3 条评论章伟航 2019-11-22 09:24 01-b： PS DDR有一个仲裁机制吧？是否可以自动给读和写的单个操作排序 02：是用的不同的内存空间，先开辟再使用的。赞回复举报卿小小_9e6 回复章伟航： 2019-11-22 09:34 01-b：有仲裁机制。一般在ZYNQ关于DDR的配置里，如果不配置就是默认配置。 02 ：软件开辟独立的内存空间还蓝屏这种情况没碰到过，非常抱歉。这个可能要FPGA通过ILA抓取一下状态，或者打印一下状态信息，看看蓝屏时FPGA是什么状态。硬件和软件要分别排查。赞 1 回复举报章伟航回复卿小小_9e6： 2021-3-11 21:12 嗯嗯，好的，非常感謝！赞回复举报