完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
编者导读：
本期我们邀请了PCB设计版主任工karen1212 ，来解答大家在PCB设计上遇到的问题，活动时间是11月26日—12月13日。 高手简 介： 任工，多年工程实战经验，现任硬件工程师， 从业layout多年，设计的产品和项目件数有很多， 总体可归类如下： 1. 基带板 ：5w+pin，内含3x CPU，1xFPGA,多个高速芯片，时钟分频，多个DDR4； 2.PC主板：x86， KBL_Y主芯片 2. 开关电源模块设计： Buck, Boost, Buck-Boost. 若有相关PCB设计、电路原理等相关问题，你都可以在本帖下面，跟帖+并[/url][url=https://bbs.elecfans.com/user/2756177/]@karen1212 说不定你的问题在下个楼层或是下一页的楼层会有一个指引方向给你，或者是问题被解决了。 Elecfans高手问答，根据主题，回帖提问，解答你的疑惑。 —————————————————————————————————————
问答奖励规则：
1、在论坛帖子中回帖，参与互动（要有价值的提问，刷评论除外），将获得5个积分；
2、关注任工， 并转发分享本帖到朋友圈，截图发布在评论下方，将获得德赢Vwin官网社群VIP入群资格
—————————————————————————————————————
社区高手招募不限专业领域、不限技术方向，只要你是一个有活力并乐于分享的开发者，只要你愿意把自己的经验收获分享给大家，帮助众多从业者共同学习、共同进步，我们就欢迎你来做客社区高手问答。 联系方式：liuyong@elecfans.com 。快来联系编者吧! ———————————————————————————————————————
往期回顾
3
本帖被以下淘专辑推荐:
|
|
相关推荐
2 条评论
19个讨论
|
|
|
pads layout报错，请大神帮忙看看什么问题?
@karen1212
在TOP层和bottom层铜箔上面多添加了solder mask top和solder mask bottom层铜箔，添加了过孔，就报出很多连接性错误，不知道是原因 
|
|
|
|
|
|
1 条评论
|
|
|
任工，麻烦请教一下，为什么我这网络表导入PCB出现报错，W- (SPMHGE-269): netrev had warnings, use Viewlog to review the log file.折腾了好久不能解决，查询了很多相似问题，都无法解决，请指导！
|
|
|
|
|
|
2 条评论
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
63991
淘帖
0
赞
