完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
背景知识 在FPGA数字图像处理中，行缓存的使用非常频繁，例如我们需要图像矩阵操作的时候就需要进行缓存，例如图像的均值滤波，中值滤波，高斯滤波以及sobel边缘查找等都需要行缓存设计。这里的重要性就不在赘述。 2 FPGA实现 
如图1所示，我们要设计n行同时输出，就串联n行。Line_buffer的大小设置由图像显示行的大小（图像宽度）决定。例如480*272 （480）。下面我们将采用更加灵活的方法来设计行缓存（linebuffer），使用fifo来设计。
如图2所示，我们设计了3行行缓存，总共使用了三个fifo。 FPGA源码： 1 line_buffer_top模块
如果我们需要缓存5行，7行或更多只需要增加i。这样使得我们的设计更加容易移植和维护。 2 line_buffer 模块
如果需要移植到其他FPGA芯片我们只需要将FIFO替换，或者修改scfifo_component.intended_device_family = "Cyclone IV E"为相应的器件。 RTL viewer
|
|
|
|
|
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1874 浏览 49 评论
6010 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2312
淘帖
2120
