完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
先生/女士
我已经编写了用于矩阵转置的vhdl代码但是我得到结果的问题意味着当我插入输入，时钟的值时，它没有显示任何东西。为什么它发生我无法理解...这里我 我附上我的代码结果...... matrix.docx 11 KB 
0
|
|
相关推荐
5个回答
|
|
|
请附上存档项目，因为您没有包含my_type package.Project - > archiveAttach zip文件。谢谢
-------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
您的代码取决于trans_signal的上升沿，但您的模拟窗口将其值显示为零。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
尝试运行你的代码，但得到以下错误.ERROR：HDLCompiler：104 - “C：/cases/994088/df/as***.vhd”第5行：在库中找不到。
请确保已编译库，并且VHDL文件中存在库和use子句.ERROR：HDLCompiler：69 - “C：/cases/994088/df/as***.vhd”第7行：未声明。 错误：HDLCompiler：69 - “C：/cases/994088/df/as***.vhd”第11行：未声明.ERROR：HDLCompiler：854 - “C：/cases/994088/df/as***.vhd”第6行： 单位因之前的错误而被忽略.ERROR：HDLCompiler：374 - “C：/cases/994088/df/as***.vhd”第14行：实体尚未编译.ERROR：HDLCompiler：24 - “C：/ cases / 994088 / df / as***.vhd“第21行：”**“需要2个参数ERROR：HDLCompiler：69 - ”C：/cases/994088/df/as***.vhd“第24行：未声明.ERROR：HDLCompiler：69 - ”C ：/cases/994088/df/as***.vhd“第28行：未声明.ERROR：HDLCompiler：69 - ”C：/cases/994088/df/as***.vhd“第30行：未声明.ERROR：HDLCompiler： 69 - “C：/cases/994088/df/as***.vhd”第20行：未声明.ERROR：HDLCompiler：69 - “C：/cases/994088/df/as***.vhd”第19行：未声明。 错误：HDLCompiler：69 - “C：/cases/994088/df/as***.vhd”第17行：不是de clared.Please存档并发送项目。 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
发送完整的代码和自述文件。
您可以使用一些提供代码的库 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
首先，你要转置的所有矩阵都会在你的程序本身中用元素初始化它
然后在运行之后，它会给你结果。 但是你如何在实时中输入矩阵中的元素来解释我。 bz我可以转置矩阵，但不能将数据提供给矩阵 如果你有一些想法与我分享...... |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1418浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2243
评论
淘帖
8664
