完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我一直试图在ibert中使用外部时钟。
但我不能。 任何人都可以帮助我？我使用核心生成器从ISE Designs Tools生成核心，并且放置了作为我的外部时钟源的引脚号。 但是当我在Pro-analyzer中编译它时，它给出了“找到0个核心单元”的错误 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
嗨，
触发端口是您通过其提供触发条件的端口，Chipscope将开始计算输出的条件。 时钟端口是用于驱动内核的时钟。 更多信息，您可以查看本用户指南中的各个定义-http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/chipscope_pro_sw_cores_ug029.pdf 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
我已经尝试了但现在我得到了这些错误。：ERROR：coreutil：611 - 无法找到schemas.ERROR的XML目录：ChipScope：无法生成icon_pro.ngcERROR：ChipScope：双击源中的connection_file.cdc图标
窗口来编辑和修复CDC项目。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1172浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3367
评论
淘帖
1220
