完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在尝试在Zynq设备上实现一些简单的加法器，但是当我玩不同的代码时，我注意到并不总是推断进位链，例如： 分配{cout，c} = a + b; 其中a，b，c是相同宽度的信号。 但是，如果声明c要宽一点并使用下一个代码： 分配c = a + b; 我没有得到进位链，一切都是用Luts实现的。 另一种情况是，如果我将第一个示例代码的结果添加到另一个{cout，c}宽度的信号中： 赋值{cout，c} = a + b;赋值e = d + {cout，c}; 我没有任何携带链。 所以，任何人都知道为什么每当我连接一个位到另一个信号时我都没有得到任何进位链推断？ 谢谢，抱歉这个菜鸟问题。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
浏览第页。 以下用户指南中的45知道何时合成推断携带链：http：//www.xilinx.com/support/documentation/user_guides/ug474_7Series_CLB.pdf 谢谢 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
没有太多东西可以确定加法器是否在进位链中实现。
第一个是尺寸 - 小的加法器在LUT中更有效地实现。 阈值在架构与架构之间略有不同，可以在综合选项中设置。 此外，级联加法器可以使用“进位保存加法器”组合; a + b + c可以通过一个进位链完成（特别是使用较新的Virtex器件的O5和O6输出）。 因此，第一个加法器看起来就像在LUT中完成的那样。 但是，大单加法器应该总是进入随身链。 如果连接运算符弄乱了它，那么它看起来像一个工具bug。 如果您具有WebCase访问权限，则应提交报告。 否则，发布显示问题的源文件 - 理想情况下，单个.v文件具有相同大小的加法器，推断有或没有连接，其中一个最终在进位链中而另一个不在。 告诉我们您使用的工具版本和选项...... Avrum |
|
|
|
|
|
先生我正在使用microblaze c ++编译器bt我发现错误，'cout'未在此范围内声明，同样对于endl ie'endl'未在此范围内声明是否有人知道这个,,,,,
我尝试过include并尝试过std :: cout和std :: endl 请回复 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1192浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1139
评论
淘帖
4633
