完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
大家好
在使用xflow实现我的设计之后。 最后，虽然生成了.bit文件，但我的执行流程在此错误处停止。 错误：参数：526 - 此架构禁用PAR选项“-t”（启动放置器成本表）。 要浏览成本表，请使用MAP选项“-t”（起始Placer成本表），而不是.ERROR：Xflow - 程序par返回错误代码29.中止流程执行 所以我想知道为什么这个错误即将到来，而我在我的.opt文件中已经指定-t选项并且我的.bit文件对于设计是正确的 提前致谢 Vir_1602 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
PAR选项-t仅适用于Spartan-3，Spartan-3A，Spartan-3E和Virtex-4器件。 对于其他设备，要浏览成本表，请使用MAP选项-t（启动Placer成本表）。 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
PAR选项-t仅适用于Spartan-3，Spartan-3A，Spartan-3E和Virtex-4器件。 对于其他设备，要浏览成本表，请使用MAP选项-t（启动Placer成本表）。 |
|
|
|
|
|
你好@ vir_1602，
您的目标架构是什么？ 错误消息明确指出PAR选项-t已禁用您的体系结构。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1271浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1086
评论
淘帖
856
