完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨evrybody
在创建了vhdl文件之后，我进行了功能模拟，我得到了预期的结果，然后在实施程序之后，我去做了时间模拟，它给了我错误的结果，而不是我期望的，我看起来很周围，我发现PAR显示错误说 设计没有满足时间我期待时间分析支持和iget最短期限。 它确定我在时间限制（仅限期间）上修复它。 在下一次重新调整中，我没有看到任何关于设计的警告没有满足时间，然后我再次制作时序模拟结果与第一个不同，但仍然错误，因为我expec。 怎么知道我的约束是错还是错或我的代码有问题怎么回事？ 注意*：我使用SINGLE DATA RATE（正常时钟边沿）ididnt处理相同的设计有问题它在功能和时序仿真中都能正常工作。 但为了增加频率，我使用DOUBLE DATA RATE（时钟的两个边缘）实现相同的设计，从这里出现了问题。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，请查看此ARhttp：//www.xilinx.com/support/answers/12819.htm
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1151浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
844
评论
淘帖
3246
