1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
“local_reset”和“link_reset”有两个复位信号,由用户在SRIO IPcore的顶部生成。 我的问题是:两个复位信号之间是否存在相位差要求? 如果两个复位信号同时被释放,我发现当我模拟IPcore时,rio_reset.v中的复位FSM无法运行。 link_reset释放local_reset没有延迟 link_reset释放local_reset的小延迟 谢谢。 BR 克拉克 |
|
相关推荐
1个回答
|
|
嗨,请避免重复发帖.http://forums.xilinx.com/t5/Connectivity/About-srio-IPcore-reset/m-p/480928
谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1184浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
588浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 03:28 , Processed in 1.432392 second(s), Total 46, Slave 40 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号