完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
您没有明确说明数据速率，但我认为您的运行速度为800 Mbps。
如果这是正确的，那么您应该将所有I / O保持在同一个存储区中，以便您可以使用单个BUFIO以最大的保证金为数据输入设备。 您需要使用转发时钟来捕获数据。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
HI，
是的，数据速率是800Mbps（或更高）。 我已经测试了使用KC705板的传输和用于扩展头的自适应卡，但是sugnals总是来自银行并且收到另一个。 我了解到我可以避免使用转发时钟并使用内部时钟作为接收器，作为一种好处，除了稳定的传输外，一旦rx时钟具有正确的相位，就不需要bitlip功能。 如果在不同的I / O bank上接收数据，如果我使用MMCM的bufg分配给接收器的内部时钟会有什么不同吗？ 你的论点仍然有效吗？ 我的意思是在这种情况下，时钟应该在芯片的任何地方“同步”分布。 问题是我无法以与最终系统相同的方式测试，我非常感谢您的建议。 谢谢 卢卡 |
|
|
2020-3-17 10:31:15
评论
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1919
淘帖
1647
