1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
亲爱的朋友们,
我将在我的项目中使用FIFO。 我需要存储150MHz的数据,但我不确定spartan-3E是否可行。 我研究了FIFO发生器:9.2数据表,但没有提到spartan-3E的最大性能。 我错过了什么或者......? 如果有人能帮助我,他/她将非常感激。 Ghasem |
|
相关推荐
1个回答
|
|
您确实需要通过工具运行设计以确保它符合时间要求。
FIFO中没有组件无法以150 MHz运行,但最终结果还取决于布局和布线延迟。 通常我认为150 MHz不应该是Spartan 3e中的问题,但它可能取决于你用其他逻辑填充设备的程度。 - Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1150浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:53 , Processed in 1.291064 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号