完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
您好，请参阅以下文档：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx13_2/ug792_pinplan.pdfhttp：//www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdfThanks,Yash
在原帖中查看解决方案 |
|
|
|
|
|
您好，请查看以下用户指南中的第132页，了解有关确定IOSTANDARD值的信息，请访问：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf对于特定设备的数据表，您可以在以下网站查看http：//
www.xilinx.com/support/index.htm 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
您好，它非常容易使用平滑针规划方法来定位引脚并分配相关的IOSTANDARD。您可以从ISE打开Planahed然后使用此方法。谢谢，Yash
|
|
|
|
|
|
|
|
|
|
|
|
感谢您的建议。要确定IOSTANDARD，它“仅”取决于引脚而不是使用？是否有某处，为新手解释如何选择正确的引脚？感谢提前，François
|
|
|
|
|
|
您好，请参阅以下文档：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx13_2/ug792_pinplan.pdfhttp：//www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdfThanks,Yash
|
|
|
|
|
|
另请参阅http://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf
大多数银行业务规则。谢谢，Yash |
|
|
|
|
|
非常感谢Yash.Great help！François
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1172浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2848
评论
淘帖
1612
