完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
HI，
我正在使用System Generator 2014.4 30天评估包，Matalb 2014B。 简单地说我想使用FIR编译器，当我尝试编辑它的参数时，我得到了两个错误： - 1.“来自MEX文件的意外未知异常”。 2.“无法验证IP。请检查您的安装中是否有IP”。 请注意，我的matlab配置正确。 附上以下所有错误屏幕截图。 
0
|
|
相关推荐
5个回答
|
|
|
你好
你是如何启动sysgen的？ 尝试从startmenu开始，而不是直接打开sysgen（如果现在没有这样做）。 您是否也看到其他块的MEX文件问题，或仅与FIR块有关。 还尝试在没有空格的目录中安装Matlab。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
你好
如果在工作一段时间后看到问题，基本的MATH块也有MEX问题。 我怀疑安装的DLL和MEX文件已损坏。 请尝试重新安装Matlab（我在您之前的安装中看到matlab中的空格，即程序文件有空格） 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
嗨，
我已经重新安装了MALTAB＆amp; 系统生成器。 这次我没有在matlab安装路径中给出任何空间。 但我仍然遇到同样的问题。 此外，我试图运行我的设计，不包括FIR编译器的任何参数。 我得到了一些我在这里遇到的错误。 “错误摘要：错误0001：致命错误：无法启动Siv的Vivado可执行文件...块：'trail1 / Subsystem / FIR编译器7.2'错误0002：致命内部错误块：'trail1 / Subsystem / FIR Compiler 7.2'” 问候， Boobathi trail1_sysgen_error.log 3 KB |
|
|
|
|
|
你好
看起来您的Vivado安装已损坏。 检查以下链接。 http://www.xilinx.com/support/answers/57386.html http://forums.xilinx.com/t5/Installation-and-Licensing/Vivado-2013-2-quot-launcher-time-out-quot-msg/td-p/349643 还要重新安装vivado并进行检查。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
嗨萨蒂什，
请注意，这里我没有系统生成器的单独软件。 它只与Vivado一起出现。 所以我已根据你的建议重新安装了vivado。 我试过以下： - 1.在MATLAB中预先设置MEX没有正确设置。 所以我安装了'MS Visual C ++ professional'。 现在配置了MEX。 2. MATLABComplier安装已安装。 3.Vivado经理配置MATLAB 2014A。 即使在所有这些变化仍然得到相同的错误。 还有其他选择。 请注意，我使用的是Windows 8.1 Pro OS。 在Vivado 14.4发行说明中，他们告诉Windows 8.1 Pro版本是支持的。 问候， Boobathi |
|
|
2020-3-24 10:20:10
评论
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1422浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2160
淘帖
3294
