1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在尝试将EZ-USB CY68013a 56针与xilinx spartan 3e(xc3s500e-pq208)连接。
我正在加载verilog代码的位文件,该代码将串行数据转换为JTAG格式到PROM。 我将JTAG输出放在斯巴达3e的io引脚上。 从接收JTAG输出的io引脚,我将这些io连接到xilinx cpld的jtag引脚。 我想在ISE影响的jtag链中发现这一点。 但每次我初始化链条时,我都会收到一条消息“找不到编程电缆”,任何人都可以帮我解决问题。 |
|
相关推荐
1个回答
|
|
您好,您可以尝试以下答案记录中提到的解决方案之一,该解决方案适用于您的方案http://www.xilinx.com/support/answers/30184.html
问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1149浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:11 , Processed in 1.291949 second(s), Total 77, Slave 61 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号