完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
你好
我在Zynq 7010设计上添加了一个UART 16550 IP，中断直接连接到Zynq INTC。 在petalinux中导入硬件设计后，pl.dtsi结构似乎没问题，但是当我编译图像并启动板（Microzed板）时，我找不到任何/ dev / ttyS0节点。 UARTLITE也是如此（没有/ dev / ttyUL *）。 我正在使用Vivado 2014.4 任何人都可以帮助找出我做错了什么？ 谢谢 G。 pl.dtsi 1 KB 
0
|
|
相关推荐
2个回答
|
|
|
很难确切地说出发生了什么，没有足够的信息。
生成的pl.dtsi通常没问题。 这里有一些提示： - 确保uart也有：status =“okay”; 在system-top.dts或pcw.dtsi中 - 在内核中，启用“Open Firmware platform bus上的串行端口”（设备驱动程序 - >字符 - >串行）以及8250/16550或uartlite驱动程序 - uartlite端口将显示为/ dev / ttyUL0 |
|
|
|
|
|
喜
2014.4有一个已知问题。 你可以参考这个AR吗？http：//www.xilinx.com/support/answers/64339.html --hs -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1427浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2680
评论
淘帖
4246
