1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
如何在Vivado模拟器中获取RAM或内存的十六进制内存视图? 我创建了一个简单的RAM,尝试了Block Memory IP和2D阵列。 我可以在Object视图中看到内存,并将其作为信号添加到波形查看器中,但我找不到内存视图。 我需要在构建测试平台时查看和修改内存。 我用ModelSim完成了这个,我相信ISE上的iSim,但是在Vivad 2015.3上找不到它。 谢谢你的帮助, -V |
|
相关推荐
2个回答
|
|
你好@ voytek
内存编辑器目前在Vivado中不可用。 这是路线图。 请查看此相关讨论https://forums.xilinx.com/t5/Simulation-and-Verification/Block-memory-monitoring-in-vivado-simulation/m-p/322613/highlight/true#M7029 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1212浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 00:22 , Processed in 1.409654 second(s), Total 80, Slave 64 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号