完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
构建zynq_f***l项目失败，make抱怨“目标模式不包含'％'。停止”。
Windows工件inzc706_bist / zc706_bist.sdk / zynq_f***l / Debug / src / subdir.mk似乎是原因。 在“C_SRCS + =”部分中： “../src/pcap.c / C：/zc706_bist/zc706_bist.sdk/system_wrapper_hw_platform_0/ps7_init.c ../ src / qspi.c ” 在“＃Each子目录必须提供规则...”部分： “src / ps7_init.o:/C:/zc706_bist/zc706_bist.sdk/system_wrapper_hw_platform_0/ps7_init.c zc706_bist / zc706_bist.sdk / zynq_f***l / .project的linkedResources部分定义了一个链接名称“src / ps7_init.c”，其位置为“C：/zc706_bist/zc706_bist.sdk ...” 使用SDK将链接指向system_wrapper_hw_platform_0 / ps7_init.c或删除src目录中的链接并复制代码会导致make抱怨没有用于构建ps7_init.c文件的规则。 有什么问题？ 参数：rdf0240-zc706-bist-c-2014-4.zip Vivado和SDK 2014.4 Linux CentOS 6.6（最终版本2.6.32-504.1.3.el6.x86_64 x86_64） 
0
|
|
相关推荐
2个回答
|
|
|
喜
zynq pcie trd是在linux中编译的。 您可以参考以下链接中提到的类似程序 http://www.wiki.xilinx.com/Zynq+PCIe+TRD+14.3 --hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
我遇到了同样的问题，并将其追溯到zynq_f***l的Eclipse .project文件中的链接资源引用中的“C：”。
在将所有项目导入Eclipse工作区之前，请使用绝对路径引用指定文件。 导入后编辑它不会导致规则违规。 我在Redhat和Fedora上进行了测试，并且在构建过程中运行良好。 我没有尝试用$ PROJECT_HOME来引用它。 我有空的时候可以试试。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1171浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3051
评论
淘帖
3526
