请问，[syn 8-4169]在库'proc_common_v4_0'[ipif_pk.vhd 616]中找不到使用子句包'proc_common_pk'中的错误

@ tso2，
在将设计更新到VIvado的新版本后，您是否可以尝试重新打包proc_common_v4_0 IP并查看它是否有帮助。
我怀疑错误是由于没有升级IP。
--Syed
--------------------------------------------------
-------------------------------------------请注意 - 请标记答案
如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------
--------------------------------------------------
-------------------

@ tso2
转到“源”窗口下的“库”选项卡，检查proc_common_v4_0库或在此处共享快照。
谢谢，Anusheel -----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - - 搜索
在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助
回答 - >给予Kudos ---------------------------------------------
--------------------------------------------------

没有这样的（逻辑？）VHDL库作为“proc_common_v4_0”。
此外，还有两个名为“proc_common_pkg.vhd”的vhdl包
1） “proc_common_pkg” 从源MicroBlaze_Subsystem_axi_iic_0_0 / proc_common_v4_0 / HDL / SRC / VHDL / proc_common_pkg.vhd2 iscompiled进入 “xil_defaultlib”）从源MicroBlaze_Subsystem_axi_uartlite_0_1 / proc_common_v4_0 / HDL / SRC / proc_common_pkg.vhdPackages “proc_common_pkg” iscompiled进入 “xil_defaultlib” 是
一样。
也许如果我更新其余的IP（20-30），但不是iic和uart，我可以通过。
请注意，所有IP现在都已更新。

@ tso2，
请升级设计中的IP，看看是否仍然出现相同的错误。
--Syed
--------------------------------------------------
-------------------------------------------请注意 - 请标记答案
如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------
--------------------------------------------------
-------------------

@ tso2，
共享信息是否有用。
如果是，那么请关闭此主题。
--Syed
--------------------------------------------------
-------------------------------------------请注意 - 请标记答案
如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------
--------------------------------------------------
-------------------

嗨，
如果包文件'proc_common_pk'未编译到库'proc_common_v4_0'中，也会发生此错误。
右键单击“Sources”窗口中的“proc_common_pk”文件 - >选择“Sources | Set Library” - >将库名称更改为“proc_common_v4_0”。
谢谢，Arpan
谢谢，Arpan -----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------

这听起来可能解决了。
我们将此问题隔离到处理器子系统，并重新创建了具有TCL脚本的较新Vivado版本中的子系统通过Vivado中的write_bd_tcl -command。
解决方案是完全删除子系统并使用TCL脚本重新创建它。从Vivado 14.1-> 15.2正确传输FPGA的其他部分，除了处理器子系统（使用的解决方案是TCL脚本）和一个不是的DPLL
清楚了。