1 萌新正在写关于数码管显示的verilog代码 - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网
发 帖  

萌新正在写关于数码管显示的verilog代码

5491 FPGA Verilog 数码管

NQ$`RUVI_6W36J_[Z09KMTH.png (58.41 KB, 下载次数: 6)

NQ$`RUVI_6W36J_[Z09KMTH.png

test_hex6.rar

3.6 MB , 下载次数: 42

奖励10积分
2020-4-10 23:02:31   评论 分享淘帖 邀请回答 举报
4个回答

test_hex6_10分频_simulation_1s_resault.png (61.78 KB, 下载次数: 8)

test_hex6_10分频_simulation_1s_resault.png

test_hex6.v

4.24 KB , 下载次数: 45

test_hex6_top.v

1.5 KB , 下载次数: 41

test_hex6_sim.v

1.47 KB , 下载次数: 42

2020-4-10 23:02:32 6 评论

举报

6 条评论
2020-4-10 23:05:55 评论

举报

2020-4-10 23:21:21 评论

举报

2020-4-11 12:20:28 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

德赢Vwin官网 网

德赢Vwin官网 论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表