完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
大家好，
工具：Vivado 15.2 设备：xc7vx485tffg1761-2 我对vivado中的input_delay（计算trco和tfco）约束有些怀疑。 我的主板包含一个FPGA和四个ADC。 我想从ADC中捕获数据。 ADC提供并行ddr数据和时钟。 FPGA内部时钟的路径如下： 输入端口 - > BUFG - > mux - > clock_wizard - > IDDR。 我已经浏览了一些与input_delay相关的线程。 我还有一些疑问。 1）是在FPGA内部还是外部计算的 2）如果在里面如何计算trco和tfco 3）如果它在外面我将获得这些值 我对此并不了解。 所以请澄清我的疑虑。 感谢致敬， Musthafa 
0
|
|
相关推荐
2个回答
|
|
|
这里有几件事......
首先，我花了一些时间来弄清楚你用trco / tcfo指的是什么。 这些参数来自XDC的语言模板 - >时序约束 - >输入延迟约束 - >系统同步 - >双倍数据速率。 这不是系统的正确模板 - ADC是源同步，而不是系统同步。 其次，您没有告诉我们您运行的频率，但这种时钟结构对于捕获高速数据效率非常低。 你没有告诉我们你正在使用什么“多路复用器”（一个BUFGMUX或一个结构MUX），你没有告诉我们你的“clock_wizard”模块做了什么（它可以做很多事情，具体取决于它是如何创建的） ，但是在这个时钟路径中有太多的东西 - 在你的接口上产生的设置和保持时间要求可能太大而无法捕获任何合理的速度ADC数据。 最后，trco / tcfo（实际上将由dv_bre / are / bfe / afe或skew_bre / are / bfe / afe替换）是插入所讨论的ADC的时序特性的地方。 所有器件（包括ADC）在其数据手册中提供了一些时序信息，用于指定ADC输出端的时钟/数据关系。 这些是确定FPGA可用时间的必要条件 - 这就是这些参数的用途。 Avrum |
|
|
|
|
|
谢谢你们。
由于ADC是源同步，我使用parametersdv_bre / are / bfe / afe。 谢谢Avrum。 您还说这种时钟结构对于捕获高速数据非常低效。 所以，请你建议我有效率 办法。 谢谢 Musthafa V. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1148浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1902
评论
淘帖
5266
