1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
在实现Polyrisc处理器的过程中,我试图定义一个新的U_AL操作如下: case op_UAL是passeA => F_UAL:= A; 当passeB => F_UAL:= B_UAL; 当AplusB => F_UAL:= A + B_UAL; 当AmoinsB => F_UAL:= A - B_UAL; 当AetB => F_UAL:= A和B_UAL; 当AouB => F_UAL:= A或B_UAL时; 当nonA => F_UAL:= not(A); 当AouxB => F_UAL:= A xor B_UAL; 当AfoisB => F_UAL:= resize(A * B_UAL,F_UAL'length); - 当Ashift_rightB => F_UAL时= modifie:= shift_right(A,to_integer(B_UAL)); - 当DeuxExposantB => F_UAL时:= to_signed(2 ** to_integer(B_UAL),F_UAL'length); - modifie end case; 所有情况都是自然的(即passeA = 1)。 我收到了以下错误: #RUNtiME:致命错误:RUNTIME_0043 cordic_processeur.vhd(250):值-6656超出范围(0到2147483647)。 操作Ashift_rightB ..我不明白,因为我试图做的操作是shift_right(A,13); 有人可以帮我这个吗? 谢谢 cordic_processeur.vhd 16 KB |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 01:34 , Processed in 1.094929 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号