[问答]

在SYSTEM C中用verilog HDL和Firmaware编写了RTL

1312 matlab

问答对人有帮助，内容完整，我也想知道答案 0 你好，我使用Xilinx平台工作室构建了我的设计，现在我用chipcope检查输出。这个问题是，在合成过程中会修剪一些信号，所以我遇到了这个问题。当我在互联网上搜索时，它提供了与matlab相关的协同仿真。但是我们不需要MATLAB。我只想在将位文件转储到电路板（电路板使用的VIRTEX6-ML605）后，在普通模拟器中添加/查看我的所有设计信号。这就是为什么我现在试图使用RTL和固件CO_SIMULAtiON获取所有信号。我在SYSTEM C中用verilog HDL和Firmaware编写了RTL。但我没有得到任何适用于HW / FW协同仿真的文件。请帮我解决这个问题。谢谢 0
2020-4-17 10:09:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报张琪相关推荐 • 正弦振荡用verilog HDL如何编写 2202 • Verilog HDL的历史及设计流程是什么 1027 • HDL如何转换成RTL视图？ 1484 • Verilog HDL语言有什么优越性 1897 • System Generator是MatLab到RTL的转换吗 1865 • 如何用Verilog HDL语言描述D型主从触发器模块 1572 • 基于verilog hdl的数字系统应用该如何去设计？ 845 • 有什么好用的verilog HDL编辑工具可用？ 1215 • 怎么在Verilog HDL实现对称舍入？ 2759 • 有关用Verilog编写2048点FFT 6244 1个回答

答案对人有帮助，有参考价值 0 你好，我使用Xilinx平台工作室构建了我的设计，现在我用chipcope检查输出。这个问题是，在合成过程中会修剪一些信号，所以我遇到了这个问题。当我在互联网上搜索时，它提供了与MATLAB相关的协同仿真。但是我们不需要MATLAB。我只想在将位文件转储到电路板（电路板使用的VIRTEX6-ML605）后，在普通模拟器中添加/查看我的所有设计信号。这就是为什么我现在试图使用RTL和固件CO_SIMULATION获取所有信号。我在SYSTEM C中用verilog HDL和Firmaware编写了RTL。但我没有得到任何适用于HW / FW协同仿真的文件。请帮我解决这个问题。谢谢

2020-4-17 10:27:39 评论举报刘鹏