1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试从源代码中为xilinx zedboard交叉编译u-boot。 我可以按照本指南成功构建主分支:http://www.wiki.xilinx.com/Build+U-Boot 我的问题是我需要构建和测试以前的u-boot版本 我想要构建的标签是xilinx-v2014.1 程序如下: Git clone https://github.com/Xilinx/u-boot-xlnx.git cd u-boot-xlnx git checkout标签/ xilinx-v2014.1 make zynq_zed_config 配置输出: 配置zynq_zed板... 来源/opt/poky/1.8.1/environment-setup-ARMv7a-vfp-neon-poky-linux-gnueabi (通过寻找我的yocto SDK来配置交叉编译器) 使 输出: pi_display.o api_net.o api_platform-arm.o api_storage.o arm-poky-linux-gnueabi-ld.bfd:无法识别的选项'-Wl,-O1' arm-poky-linux-gnueabi-ld.bfd:使用--help选项获取用法信息 make [1]:*** [built-in.o]错误1 make [1]:离开目录`/ home / ge 似乎xilinx-v2014.1分支上的make config未成功完成。 任何帮助,将不胜感激。 谢谢。 |
|
相关推荐
1个回答
|
|
根据这篇文章解决:https://lists.yoctoproject.org/pipermail/meta-freescale/2014-November/011270.html
要解决顶级makefile路径并构建,请执行以下操作... 使LDFLAGS =“”CC =“$ CC” |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1122浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 21:25 , Processed in 1.226669 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号