完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我正在设计一个定制FPGA板＆amp; 我将使用带有Kintex（XC7K160T-2FFG676C）FPGA的DDR3 RAM。 我阅读了xilinx＆amp; amp; amp; amp; amp; amp; amp; amp; amp; s; 他们建议使用theree垂直银行。 什么是这些“垂直银行”??? 我认为这意味着ad3cent银行。 我对么？？ 所以，我决定使用银行12,13＆amp; 14用于DDR3内存接口，但由于我使用的是3.3V的fash存储器IC，我必须使用bank 14进行闪存存储器接口。 原因是需要的资源仅在Bank 14中可用.DDR3存储器连接的bank应该工作在1.5V。 所以我必须使用bank 15而不是bank 14来实现DDR3内存接口。 这意味着现在我要使用12,13和12号银行。 15用于DDR3内存接口。 可以使用这3个银行进行DDR3内存接口吗？ 使用不相邻的银行是一个问题吗？ 请帮帮我。 问候， Iroshana。 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
iroshana @ 7
在MIG接口中选择用于DDR3的存储区应该在同一列中。 有关其中的I / O列和库的定义，请参阅UG475“XC7K160T库”部分。 您可以生成项目，自定义MIG IP并转到银行选择页面并与不同的银行一起玩。 如果没有填充，您可以选择惠普银行吗？ 或尝试在AR以下的帮助下将设计融入2个银行（根据您的内存配置和其他IP设置） http://www.xilinx.com/support/answers/41752.html 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
非常感谢您的支持。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1117浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1671
评论
淘帖
2841
