完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，我是jongbum。
目前，MIG UltraScale DDR4支持最高2级。 https://forums.xilinx.com/t5/Memory-Interfaces/MIG-UltraScale-DDR4-Multi-Rank-support/m-p/528863#M6874 所以，我有一些问题。 通过改变MIG RTL代码来支持8或16级，它的可合成性和可实现性吗？ 如果是这样，你能告诉我必须更改哪些代码行吗？ 谢谢~~ 
0
|
|
相关推荐
8个回答
|
|
|
@ ***park25
我们不支持编辑RTL，因为未记录更改并且未进行评估。 然而，最新的MIG确实支持四级和多插槽选项，请检查是否适合您对高密度部件的需求。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
亲爱的Vanitha
谢谢你的快速反应。 正如你所提到的，我检查了DDR4 MIG支持4级。 但我希望MIG通过生成CS_n信号支持8或16级。 虽然没有评估MIG的RTL，但是我想知道通过修改RTL代码扩展到8或16级时会出现什么问题。 谢谢。 |
|
|
|
|
|
@ ***park25
如果未评估更改，我们预计校准失败和数据错误可能需要大量调试并且难以修复。 您希望拥有的整体密度是多少？ -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
@ ***park25
你的意思是你一起需要256G？ 如果可以通过4个等级实现（我不确定），你仍然需要8个等级吗？ 我只是仔细检查，如果参数配置在AR下面给出的参数之外，工具将会出错 http://www.xilinx.com/support/answers/63462.html 因此IP生成/实现可能会出错。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
当工具将其标识为超出范围或无效参数时，会发生错误
是的，我不认为只有对基础知识进行处理是足够的，除非基础RTL能够加入它并启用我认为我们现在没有它的功能 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1120浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2006
评论
淘帖
3032
