完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
大家好，
我发布此消息是因为我有一个带有IOdelayCTRL的新pbme， 我之前已经遇到过这个错误，我修复了它（与xilinx专家帮助^^）添加“.xdc”文件cmd： set_property IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3 / inst_selc tiO / inst / idelaye2_clk] 但现在我不知道如何解决这个新错误（我在下面发布错误消息） 有人可以帮我吗？ 我上传了检查点文件以获得更多解释。 谢谢， Dhiatébourski [DRC 23-20]规则违规（PLIDC-4）IDELAYCTRL DRC检查 - 为同一I / O bank 18找到了具有不同IODELAY组约束的IODELAY实例.IODELAY实例及其受限于此组的组是： 'inst_wrapper / inst_lvds_prod_3 / inst_selctIO_prodLVDS_input /安装/ idelaye2_clk：selectio_wiz_0_group'“inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [1] .iserdes_dq_.idelay_dq.idelaye2 ：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' 'inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [7] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0'“inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io / input_ [5] .iserdes_dq_.idelay_dq.idelaye2：CO NTROLLER_DDR3_SDRAM_IODELAY_MIG0' 'inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c1_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [2] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' [DRC 23-20]规则违规（PLIDC-4）IDELAYCTRL DRC检查 - 为同一I / O bank 33找到了具有不同IODELAY组约束的IODELAY实例.IODELAY实例及其约束到该组的组是：'inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [0] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_C.ddr_byte_lane_C / ddr_byte_group_io /输入_ [8] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1 .u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [7] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_D.ddr_byte_lane_D / ddr_byte_group_io /输入_ [6] .iserdes_dq_.idelay_dq.idelaye2：CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' “inst_wrapper / inst_controller_ddr3_sdram / u_controller_ddr3_sdram_mig / c0_u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_1.u_ddr_phy_4lanes / ddr_byte_lane_A.ddr_byte_lane_A / ddr_byte_group_io /输入_ [5] .iserdes_dq_.idelay_dq.idelaye2： CONTROLLER_DDR3_SDRAM_IODELAY_MIG0' ts_vuhf.dcp 1074 KB 
0
|
|
相关推荐
3个回答
|
|
|
你好@ dtebourski
看起来实例名称已更改，请尝试使用以下命令 set_property IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3 / inst_selctIO_prodLVDS_input / inst / idelaye2_clk] 如果这没有帮助上传_opt.dcp（你附加的dcp有bloackbox）。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
你好@ dtebourski
看起来实例名称已更改，请尝试使用以下命令 set_property IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3 / inst_selctIO_prodLVDS_input / inst / idelaye2_clk] 如果这没有帮助上传_opt.dcp（你附加的dcp有bloackbox）。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
@vemulad
它没关系！ 我忘了我改变了我的块的实例： 以前我在我的xdc文件中写道：使用此块实例：inst_selctIO set_property IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3 / inst_selctIO / inst / idelaye2_clk] 但我更改了名称：inst_selctIO_prodLVDS_input set_property IODELAY_GROUP CONTROLLER_DDR3_SDRAM_IODELAY_MIG0 [get_cells inst_wrapper / inst_lvds_prod_3 / inst_selctIO_prodLVDS_input / inst / idelaye2_clk] 只需更改xdc文件中的命令即可。 谢谢， DHIA。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2280 浏览7 评论
2692 浏览4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2176 浏览9 评论
3250 浏览0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2321 浏览15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
581浏览1评论
1645浏览1评论
144浏览1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2297浏览0评论
610浏览0评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2264
评论
淘帖
16718
