完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
[tr]McBSP与aic23相连，AIC23为主模式，单独验证了只使用McBSP单个数据采集与发送，可以正常将输入信号输出。然后将StarterWare中的Audio_Line_In例程中的McASP改为McBSP。程序运行后，EDMA3中断一次都不进入，查看McBSP的DRR有接收数据，DXR没有发送数据。以下为McBSP的设置，请教，在将例程中的McASP的相应地方改为McBSP之外，还有哪些地方需要改动？McBSP需要开FIFO吗？
void McBSP0Init(void) { // McBSP0 串行口控制寄存器 McBSP0Regs.SPCR.bit.FREE = MCBSP_SPCR_FREE_NO;//Free-running mode enable, during emulation halt, serial clocks continue to run. McBSP0Regs.SPCR.bit.SOFT = MCBSP_SPCR_SOFT_NO;//soft mode enable,this bit has no effect if FREE=1 McBSP0Regs.SPCR.bit.DLB = MCBSP_SPCR_DLB_OFF;// DLB = 0,禁止自闭环方式 McBSP0Regs.SPCR.bit.RJUST = MCBSP_SPCR_RJUST_LZF;//left justify the data and zero fill LSBS McBSP0Regs.SPCR.bit.CLKSTP = MCBSP_SPCR_CLKSTP_DISABLE;//Clock stop mode disable McBSP0Regs.SPCR.bit.DXENA = MCBSP_SPCR_DXENA_ON; McBSP0Regs.SPCR.bit.RINTM = MCBSP_SPCR_RINTM_RRDY;//sends a receive INT request to CPU when the RRDY bit McBSP0Regs.SPCR.bit.XINTM = MCBSP_SPCR_XINTM_XRDY;//transmit interrupt mode bits XRDY bit changes from 0 to1 // 禁用 FRST GRST XRST RRST McBSP0Regs.SPCR.bit.FRST = MCBSP_SPCR_FRST_RESET;//frame-sync generator reset bit, frame-sync signal(FSG) is not generated by the sample-rate generator. McBSP0Regs.SPCR.bit.GRST = MCBSP_SPCR_GRST_RESET;//sample-rate generator reset McBSP0Regs.SPCR.bit.XRST = MCBSP_SPCR_XRST_DISABLE;//serial port transmitter is disabled and in reset state McBSP0Regs.SPCR.bit.RRST = MCBSP_SPCR_RRST_DISABLE;//serial port receiver is disabled and in reset state // McBSP0 管脚控制寄存器 // 发送帧同步信号由外部输入 McBSP0Regs.PCR.bit.FSXM = MCBSP_PCR_FSXM_EXTERNAL;//transmit frame-synchronization signal is derived from external source, FSX is an input pin. // 接收帧同步信号由外部输入 McBSP0Regs.PCR.bit.FSRM = MCBSP_PCR_FSRM_EXTERNAL;//receive frame-synchronization signal is derived from an external source, FSR is an input pin. // 发送时钟信号由外部输入 McBSP0Regs.PCR.bit.CLKXM = MCBSP_PCR_CLKXM_INPUT;//CLKX is an input pin and is driven by an external clock // 接收时钟信号由外部输入 McBSP0Regs.PCR.bit.CLKRM = MCBSP_PCR_CLKRM_INPUT;//receive clock-CLKR is an output pin and is driven by the internal sample-rate generator // 内部采样率生成器时钟信号由 McBSP 内部输入时钟产生(DSP 时钟频率 1/2) McBSP0Regs.PCR.bit.SCLKME = MCBSP_PCR_SCLKME_NO;//sample rate generator input clock mode bit, conjunction with CLKSM bit to select the input clock,McBSP internal input clock // 发送帧同步信号高电平有效 McBSP0Regs.PCR.bit.FSXP = MCBSP_PCR_FSXP_ACTIVEHIGH;//transmit frame-synchronization polarity bit: active high // 接收帧同步信号高电平有效 McBSP0Regs.PCR.bit.FSRP = MCBSP_PCR_FSRP_ACTIVEHIGH;//receive frame-synchronization pulse is active high // 发送数据在时钟信号下降沿采样 McBSP0Regs.PCR.bit.CLKXP = MCBSP_PCR_CLKXP_FALLING;//transmit data driven on falling edge of CLKX // 接收数据在时钟信号上升沿采样 McBSP0Regs.PCR.bit.CLKRP = MCBSP_PCR_CLKRP_FALLING;//receive data sampled on edge rising of CLKR // McBSP0 接收控制寄存器 // 单数据相，接收数据长度为16位,每相2个数据 McBSP0Regs.RCR.bit.RPHASE = MCBSP_RCR_RPHASE_SINGLE;//dual-phase frame // 指定相位 2 接收帧长度(2个字) McBSP0Regs.RCR.bit.RFRLEN2 = MCBSP_RCR_RFRLEN2_OF(1);//2 words in phase // 指定相位 2 接收字长度(16 位) McBSP0Regs.RCR.bit.RWDLEN2 = MCBSP_RCR_RWDLEN2_16BIT;//receive word length is 16 bits // 无压缩 MSB(最高有效位) McBSP0Regs.RCR.bit.RCOMPAND = MCBSP_RCR_RCOMPAND_MSB;//no companding, data transfer starts with MSB first // 第一个帧脉冲重新开始传输之后，接收帧同步脉冲 McBSP0Regs.RCR.bit.RFIG = MCBSP_RCR_RFIG_YES;//Receive frame-sync ignore bit, 1, frame-sync detect // 接收数据延迟位 McBSP0Regs.RCR.bit.RDATDLY = MCBSP_RCR_RDATDLY_1BIT;//Receive data delay bits, 1-bit data delay // 指定相位 1 接收帧长度(2 个字) McBSP0Regs.RCR.bit.RFRLEN1 = MCBSP_RCR_RFRLEN1_OF(1);//receive frame length in phase1:2 words // 指定相位1 接收字长度(16 位) McBSP0Regs.RCR.bit.RWDLEN1 = MCBSP_RCR_RWDLEN1_32BIT;//receive word length in phase1: 16 bits // 无数据位倒置 McBSP0Regs.RCR.bit.RWDREVRS = MCBSP_RCR_RWDREVRS_NO;//receive 32-bit bit reversal disable // McBSP0 发送控制寄存器 // 单相位帧，发送数据长度为16位，每相2个数据 McBSP0Regs.XCR.bit.XPHASE = MCBSP_XCR_XPHASE_SINGLE;//transmit phase bit: dual-phase frame // 指定相位 2 发送帧长度(2个字) McBSP0Regs.XCR.bit.XFRLEN2 = MCBSP_XCR_XFRLEN2_OF(1);//transmit frame length in phase2: 2 words // 指定相位 2 发送字长度(16 位) McBSP0Regs.XCR.bit.XWDLEN2 = MCBSP_XCR_XWDLEN2_16BIT;//transmit word length in phase2: 16 bits // 无压缩 MSB(最高有效位) McBSP0Regs.XCR.bit.XCOMPAND = MCBSP_XCR_XCOMPAND_MSB;//transmit no companding, data transfer starts with MSB first // 第一个帧脉冲重新开始传输之后，发送帧同步脉冲 McBSP0Regs.XCR.bit.XFIG = MCBSP_XCR_XFIG_YES;//Transmit frame-sync ignore bit, 1, frame-sync detect // 发送数据延迟位 McBSP0Regs.XCR.bit.XDATDLY = MCBSP_XCR_XDATDLY_1BIT;//transmit data delay bit: 1-bit // 指定相位 1 发送帧长度(2 个字) McBSP0Regs.XCR.bit.XFRLEN1 = MCBSP_XCR_XFRLEN1_OF(1);//transmit frame length in phase1: 2 words // 指定相位 1 发送字长度(16 位) McBSP0Regs.XCR.bit.XWDLEN1 = MCBSP_XCR_XWDLEN1_32BIT;//transmit word length in phase1: 16 bits // 无数据位倒置 McBSP0Regs.XCR.bit.XWDREVRS = MCBSP_XCR_RWDREVRS_NO;//transmit 32-bit reversal feature disable // 延时等待内部同步 unsigned char i; for(i=0;i<100;i++) asm (" nop"); // 使能 接收 // McBSP0Regs.SPCR.bit.RRST = MCBSP_SPCR_RRST_ENABLE;//serial port receiver is enabled // 使能 发送 //McBSP0Regs.SPCR.bit.XRST = MCBSP_SPCR_XRST_ENABLE;//serial port transmitter is enabled for(i=0;i<100;i++) asm (" nop "); } 使能McBSP的接收与发射是放在使能EDMA3传输之后。请赐教！ [/tr] 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
今天将McBSP的FIFO打开后，接收和发送中断都可以进入，但是运行一段时间后接收中断就停止了，发送一直正常。查看Mcbsp0Regs.DRR的接收数据也不更新，但是测试硬件DRR管脚上有数据输入。发现用软件仿真暂停一下，再继续运行，接收中断又正常了，但是过一会就又停了，再次暂停一次之后运行，就正常了。想请教一下，这个是由于是仿真环境引起，还是软硬件哪块的问题？另外，我这个程序是在omapl138上面只运行dsp。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
基于RK3588J的6路MIPI CSI视频采集案例分享，多路视频系统必看！
1337 浏览 0 评论
622 浏览 0 评论
【创龙科技TL570x-EVM开发板试用体验】 GStreamer 功能测评
8622 浏览 8 评论
【创龙科技TL570x-EVM开发板试用体验】创龙TL5708-EVM开发板入手使用体验评测
6661 浏览 0 评论
【创龙TLZ7x-EasyEVM评估板试用连载】+3.环境搭建vmware+ubuntu详细教程（二）
1414 浏览 0 评论
913浏览 0评论
【创龙科技AM64x开发板试用体验】创龙科技AM64x开发板及核心板介绍
870浏览 0评论
【创龙科技AM64x开发板试用体验】创龙科技AM64x开发板--板卡调试软件安装
887浏览 0评论
【创龙科技AM64x开发板试用体验】AM64x开发板开箱测评
879浏览 0评论
求助！ 关于使用自制底板插入创龙IMX8MM 核心板无法启动问题
511浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2514
评论
淘帖
20548
