完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我使用kintex-7 X7CK160T（XCM-11 2B），我尝试从主时钟生成两个时钟，但在生成主时钟并写入命令“report-clocks”后，没有出现自动生成的时钟（来自MMCM），
只是主时钟，所以我使用命令“create-generate-clock”生成所需的生成时钟，并生成两个时钟。 但我不知道如何在XDC中为每个时钟分配合适的FPGA端口？ （输入/输出或主时钟的相同端口），我也不知道如何在顶级模块中定义每个生成的时钟（在component_inst部分中）？ 
0
|
|
相关推荐
12个回答
|
|
|
谢谢你的quik回复。
我打开综合并选择“I / O规划”，但找不到MMCM的封装引脚，并尝试使用“时钟规划”，但也找不到它。 我附上了.dcp文件以获取帮助。 file.dcp 132 KB |
|
|
|
|
|
Himo7amed_elhady@yahoo.com
我没有看到附加的DCP文件中的任何MMCM实例。 你在RTL中实例化了MMCM吗？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
不，我认为它是在生成主时钟后自动创建的。
|
|
|
|
|
|
如何创建它
|
|
|
|
|
|
Himo7amed_elhady@yahoo.com
您的设计中没有实例化MMCM。 您可以使用时钟向导IP生成MMCM并在设计中使用它，或者您可以在RTL中手动实例化MMCM原语。 时钟向导IP dochttp：//www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v5_3/pg065-clk-wiz.pdf 对于原始实例化，请访问：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug953-vivado-7series-libraries.pdf 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
好的，我会按照步骤完成它，我会再次联系你
|
|
|
|
|
|
好的，我创建了MMCM块并将其添加到我的项目中。
如前所述，它出现在综合中，我附加了.dcp文件。 所以在XDC文件中，如何在以下命令之后将此块与主时钟（Clk_50）连接： set_property PACKAGE_PIN E17 [get_ports Clk_50] set_property IOSTANDARD LVCMOS15 [get_ports Clk_50] file.dcp 135 KB |
|
|
|
|
|
Himo7amed_elhady@yahoo.com
我看到clk_50端口在原理图中连接到MMCM输入。 当您使用时钟向导工具时，将根据您在时钟向导IP中选择的频率自动在此输入端口上创建时钟约束。 以下是report_clocks命令的输出，该命令显示此输入主时钟和工具自动生成的时钟。 您无需在此端口Clk_50上再次编写create_clock约束。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
Himo7amed_elhady@yahoo.com
您的查询是否已解决？ 如果是，请通过标记答案来关闭主题。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
不，我问了一个关于如何在XDC文件中定义主时钟和生成时钟的问题，以及如果没有使用时钟wizaed则在顶层定义。
|
|
|
|
|
|
Himo7amed_elhady@yahoo.com
如果您正在使用任何时钟修改模块，如MMCM，PLL，则需要在驱动MMCM / PLL输入时钟引脚的端口上编写create_clock约束。 该工具将自动在MMCM / PLL输出上生成时钟。 在这种情况下，如果要重命名工具自动生成的时钟，可以使用http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug903-vivado-using-constraints的第81页中提到的约束。 PDF格式 如果您没有使用时钟修改模块，请使用http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug903-vivado-using-的第76页“用户定义的生成时钟”部分中提到的约束。 constraints.pdf 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
Himo7amed_elhady@yahoo.com
我之前的帖子回答了您的问题吗？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1432浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2218
评论
淘帖
5909
