完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2068
|
我在Xilinx ISE Design Suite 14.2中制作的每个VHDL代码中都会出现此错误，即使是在之前模拟的最小代码中，现在也显示出下面提到的错误。
我已经尝试了一切 - 通过互联网和xilinx论坛搜索，多次重新安装xilinx（通过尝试不同的软件）等等，但无法获得有效的解决方案。 如果有人知道这个错误，请做一些建议。我花了很多时间寻找解决方案，问朋友和proffesor但是找不到它。 所以，请一个简单的请求，如果有人知道甚至有一点关于它，请帮助。这是错误：FATAL_ERROR：模拟器：Fuse.cpp：209：1.133 - 无法编译生成的C文件之一。 请使用-mt off -v 1开关重新编译以识别哪个设计单元出现故障。 流程将终止。 有关此问题的技术支持，请在http://www.xilinx.com/support上打开此项目的WebCase。我也尝试过：1。 通过使用-v 1开关编译它，我得到的错误为：错误：模拟器：702 - 找不到位于isim / work 2的库工作中的设计单元熔丝。通过使用-mt off编译它，我得到以下错误 ：FATAL_ERROR：模拟器：Fuse.cpp：500：1.133 - 无法编译生成的C文件isim / precompiled.exe.sim / ieee / p_2592010699.c进程将终止。 有关此问题的技术支持，请在http://www.xilinx.com/support.3上打开此项目的WebCase。 通过组合两者，我得到与1.4中相同的错误。 在任何其他方面，我得到相同的错误。我也在我的PC上安装了GNU GCC编译器，但它没有克服错误。请尽早告诉我正确的所需解决方案。 
0
|
|
相关推荐
2个回答
|
|
|
ISIM无法正确处理生成的示例设计。
问题在于测试平台：。 它似乎与程序斗争：procedure tbprint（message：in string）是变量outline：line; 开始写（outline，string'（“## Time：”））; 写（大纲，现在，正确，0，ps）; write（outline，string'（“”））; write（outline，string'（message））; 的WriteLine（输出，轮廓）; 结束tbprint; 如果此部分在流程语句下被注释掉并在全局声明，则会修复致命错误。 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1174浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1471
